محتوای آموزش
۴ ساعت آموزش ویدئویی
فایل PDF یادداشت‌ها و اسلایدها
تالار پرسش و پاسخ
واژه نامه تخصصی
مشاغل مرتبط
پخش
آموزش طراحی مدارهای منطقی با وریلوگ Verilog
۴.۴
۱۹۸ دانشجو
۱۹۸ دانشجو
مدرس: سمیه کاشی
۴ ساعت آموزش ویدئویی
در این آموزش می‌آموزید:
اصول طراحی سلسله‌مراتبی و تجزیه مدارهای دیجیتال
روش‌های توصیف مدار در سطوح گیت، جریان داده و رفتاری
طراحی و آزمون مدارهای ترکیبی و ترتیبی با Verilog
ساخت Testbench و شبیه‌سازی مدارها در ModelSim
کاربرد بلوک‌های روالی، توابع، وظایف و ماشین حالت
مبانی توصیف گیت‌ها، مالتی‌پلکسرها و فلیپ‌فلاپ‌ها در سطح ترانزیستور
سرفصل‌ها
شامل ۹ فصل و ۳۵ درس
فصل ۱. مقدمه‌ای بر طراحی مدارهای منطقی با Verilog
فصل ۲. طراحی ساختاری سطح گیت
فصل ۳. طراحی جریان داده
فصل ۴. طراحی سطح رفتاری
فصل ۵. توصیف عملکرد مدار چراغ راهنما
فصل ۶. وظایف و توابع
فصل ۷. طراحی سطح ترانزیستور
فصل ۸. نتیجه‌گیری و مسیر یادگیری
فصل ۹. محتوای تکمیلی
فایل‌های همراه
۱۹,۰۰۰+ آموزش، همه با یک اشتراک
دسترسی به این آموزش و همه ۱۹,۰۰۰+ آموزش فرادرس
۲۰۰٬۰۰۰+ تمرین و سوال همراه با پاسخ
دریافت گواهینامه در ۴٬۰۰۰+ آموزش
دسترسی به ۵۰۰+ حوزه تخصصی
دسترسی به آموزش‌های جدید پس از انتشار در فرادرس
دسترسی به فایل و پروژه آموزش‌ها
تالار پرسش و پاسخ
طرح‌های ۶ ماهه و یک‌ساله
از ∞ تومان/ ماهیانه
امکان پرداخت با اسنپ‌پی
امکان پرداخت با اسنپ‌پی
نرم‌افزارهای مرتبط
Modelsim SE 2020.4 – Windows 10, Modelsim SE 10.6d – Windows 7
درباره مدرس
تضمین کیفیت
کیفیت این آموزش توسط فرادرس تضمین شده است. در صورت عدم رضایت از آموزش به انتخاب شما:
۱۰۰ درصد مبلغ پرداختی در حساب کاربری شما شارژ می‌شود.
۷۰ درصد مبلغ پرداختی به حساب بانکی شما بازگشت داده می‌شود.
پخش
هزینه آموزش
%۸۰
۳۱۸,۰۰۰
تومان
۴ ساعت آموزش ویدئویی
دسترسی به این آموزش و ۱۹,۰۰۰+ آموزش دیگر، با یک اشتراک